English  |  中 文
您现在的位置:首页>>研究动态 字体:   
使用化学氧化界面层与ALD技术生长的TiN金属阻挡层来提高20 nm技术节点pMOS器件的性能
发表时间:2014-05-05 阅读次数:2792次

        在20 nm技术节点的MOSFET工艺中,由于栅介质层与栅电极以及硅(Si)基底之间存在很高的界面态密度,会严重影响器件的稳定性。今年三月,来自台湾成功大学与台湾联合电子公司的研究人员通力协作,在这领域取得了重要进展。

        为了减小高k栅介质层与Si基底之间的界面态密度,一般通过在两者之间加入一层几乎没有缺陷栅介质过渡层,如SiO2超薄层。通常使用热氧化方法生长SiO2过渡层,而研究人员在2012年发现使用化学氧化后再退火的方法生长SiO2过渡层能更好的改善器件性能,论文作者Ying-Tsung Chen解释说这是因为化学氧化生长的SiO2过渡层容易与高k铪基栅介质材料之间形成Hf-Si-O的混合结构,从而改善两者之间的界面状态,并且能够提高随后生长的Hf基介质薄膜的性质。

        研究人员在n型体硅上制备了金属-氧化物-半导体(MIS)pMOS器件,为了减小高K值介质层与电极之间的界面态密度,在两者之间使用原子层沉积技术(ALD)生长了TiN薄膜作为金属阻挡层:首先制备一层0.7 nm厚的化学氧化层,在其上使用ALD技术生长2 nm的Hf基高k介质层。把样品在700 oC的氧气中退火,并生长一层TiN金属阻挡层,为了研究不同TiN金属阻挡的性能,分别比较了物理气相沉积技术(PVD)与ALD技术生长TiN薄膜,其中PVD技术生长的薄膜厚度为2 nm (TiN-1),使用ALD技术分别生长厚度为2 nm (TiN-2)与3 nm (TiN-3)的薄膜。然后生长TaN薄膜作为TiN金属电极的刻蚀终止层,最后生长约300 nm的Al薄膜电极。

        为了使测试结果可靠,研究人员把每种结构都制备了29个样品,测试了三种结构的C-V曲线,并且研究了平均氧化层厚度EOT与栅漏电流密度Jg、等效功函数EWF和平带电压Vfb值的变化关系(如图所示)。结果表明相比于PVD技术, ALD技术生长TiN金属阻挡层的pMOS器件具有有更低的Jg和EOT,更大的Vfb和EWF。

        Ying-Tsung Chen 解释说:ALD技术生长的TiN金属阻挡层之所以能提高器件的性能是因为它可以更有效的阻挡Hf基高k介质层中的氧原子向外扩散,同时也可以有效阻挡Al金属电极中金属离子向高k值介质层中扩散,这样可以提高介质层材料的k值,减少界面态密度,从而提高器件性能。

        Ying-Tsung Chen与他的同事还发现把使用ALD技术生长的TiN厚度从2 nm增大到3 nm可以进一步提高器件的性能。他们希望通过对TiN金属阻挡层的进一步的研究能为改进20 nm技术节点工艺提供新的见解。

 

        Ying-Tsung Chen et.al. IEEE Electron Dev. Lett. 35(3), 306-308 (2014).

        Ying-Tsung Chen et.al. IEEE Electron Dev. Lett. 33(7), 946-948 (2012).

 

上篇文章 下篇文章

Copyright 2012 复旦大学微纳电子器件与工艺实验室 技术支持:维程互联

地址:上海市邯郸路220号 邮编:200433